四、集成電路是怎樣加工而成的

雖然基比爾發(fā)明的集成電路原理簡單，然而集成電路的制造需要非常復(fù)雜的技術(shù)，它主要由半導(dǎo)體物理與器件專業(yè)負(fù)責(zé)研究。芯片設(shè)計(jì)者可以不去深入研究，但是作為從事系統(tǒng)設(shè)計(jì)的工程師，有必要了解芯片設(shè)計(jì)中的工藝基礎(chǔ)知識，才能根據(jù)工藝技術(shù)的特點(diǎn)優(yōu)化電路設(shè)計(jì)方案。對于電路和系統(tǒng)設(shè)計(jì)者來說，更多關(guān)注的是工藝制造的能力，而不是工藝的具體實(shí)施過程。

幾十年來集成電路發(fā)展及其迅速，然而其基本的制作方法即平面工藝一直保持不變，集成電路制造工藝仍然分為氧化、摻雜、淀積、鈍化和光刻五個(gè)部分，下面將對這些步驟分別作一簡要介紹。

1．氧化工藝

在一個(gè)MOS集成電路電路中，主要元件是：PMOS晶體管，NMOS晶體管，電阻R，電容C，電感L及連線。MOS是Metal Oxide Semiconductor的縮寫。MOS管有三種主要材料：金屬、二氧化硅及硅構(gòu)成。在氧化工藝中，硅片盛放在耐高溫的石英舟中，通過滑道送入氧化爐，在氧氣氛下通過高溫使硅片表面氧化，從而生長出二氧化硅薄膜，如圖2-6所示。

圖2-6　氧化爐

2．摻雜工藝

要形成晶體管，我們必須在純凈的硅里摻入其他雜質(zhì)，這一工序從硅片上已暴露的區(qū)域開始，首先倒入化學(xué)離子混合液，以摻入金屬離子，從而改變摻雜區(qū)的導(dǎo)電方式，使得每個(gè)晶體管都可以進(jìn)行通、斷等操作。將此工藝一次又一次地重復(fù)，以制成該集成電路的許多層。不同層可通過開啟的窗口連接起來。電子則以高速在不同的層面間上下流動(dòng)。這些小窗口是通過重復(fù)進(jìn)行“掩膜”、“刻蝕”步驟開啟的。窗口開啟后就可以填充它們了，窗口中填充的一般是最普通的金屬——鋁或銅。

摻雜可以改變半導(dǎo)體材料的電性能。在襯底材料上摻入五價(jià)磷可以獲得N型半導(dǎo)體，而摻入三價(jià)硼則得到P型半導(dǎo)體。通過不同P型和N型半導(dǎo)體的組合即可得到PN結(jié)二極管、雙極晶體管或MOS晶體管。摻雜過程是由硅的表面向體內(nèi)作用的。目前，有兩種摻雜方式：擴(kuò)散和離子注入。

（1）擴(kuò)散：擴(kuò)散爐與氧化爐基本相同，只是將要摻入的雜質(zhì)如磷P或硼B(yǎng)的源放入爐管內(nèi)。

擴(kuò)散分為兩步：

STEP1 預(yù)淀積，將濃度很高的一種雜質(zhì)元素P或B淀積在硅片表面。

STEP2 推進(jìn)，在高溫、高壓下，使硅片表面的雜質(zhì)擴(kuò)散到硅片內(nèi)部。

（2）離子注入：采用離子注入機(jī)將帶電的B離子或P離子注入硅片中，其雜質(zhì)分布如圖2-7所示，其中：

Rp：最大濃度位置；

σ_p：穿透深度的標(biāo)準(zhǔn)差；

Nmax：最大雜質(zhì)濃度。

圖2-7　離子注入雜質(zhì)分布

離子注入的分布有以下兩個(gè)特點(diǎn)：即離子注入的分布曲線形狀（Rp，σ_p），只與離子的初始能量E₀有關(guān)。并且雜質(zhì)濃度最大的地方不在硅表面X=0處，而是在X=Rp處。離子注入最大值Nmax與注入劑量N_T有關(guān)。而E₀與N_T都是可以控制的參數(shù)。因此，離子注入方法可以精確地控制摻雜區(qū)域的濃度及深度。

圖2-8　淀積工藝示意圖