簡(jiǎn)單組合邏輯電路
7.5.2 簡(jiǎn)單組合邏輯電路
組合邏輯電路是指輸出狀態(tài)僅與當(dāng)前的輸入狀態(tài)有關(guān)的電路,是由邏輯門器件組成的。常見的組合邏輯電路有全加器、數(shù)值比較器、譯碼器、編碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。
1.組合邏輯電路功能表述
組合邏輯功能的常見表述方式有:經(jīng)簡(jiǎn)化處理的邏輯表達(dá)式或真值表。
例如:邏輯表達(dá)式F=A-B+C的真值表如表7.5-3所示。
表7.5-3 F=A-B+C真值表
2.組合邏輯電路表達(dá)式的獲取
組合邏輯電路是由邏輯門器件組成的,從輸入到輸出,逐級(jí)寫出各門的輸出,即可得到該組合邏輯電路的邏輯表達(dá)式。例如,圖7.5-3所示組合邏輯電路的邏輯表達(dá)式為
3.分析組合電路的邏輯功能
根據(jù)上一步的邏輯表達(dá)式可知:圖7.5-4所示組合邏輯電路具有“異或”邏輯功能。
圖7.5-4 組合邏輯電路
【例7.5-2】已知邏輯電路如圖7.5-5所示,經(jīng)分析可知,輸出F與輸入信號(hào)X、Y之間的邏輯表達(dá)式為( )。
圖7.5-5 例7.5-2圖
解:答案為選項(xiàng)(A)。
選項(xiàng)(B)將“或”邏輯門符號(hào)(≥1)誤認(rèn)為“異或”邏輯門符號(hào)(=1);選項(xiàng)(C)誤將“與”邏輯門看成“與非”邏輯門;選項(xiàng)(D)誤將“與”邏輯門看成“或”邏輯門,將“或”邏輯門看成“與”邏輯門。
免責(zé)聲明:以上內(nèi)容源自網(wǎng)絡(luò),版權(quán)歸原作者所有,如有侵犯您的原創(chuàng)版權(quán)請(qǐng)告知,我們將盡快刪除相關(guān)內(nèi)容。